

Программируемые логические матрицы

Разновидностью ППЗУ являются программируемые выжиганием плавких перемычек логические матрицы (ПЛМ).

Обычно они выполнены по ТТЛШ - технологии, например, К556РТ1 и К556РТ2 (рисунок 14), имеющие идентичные характеристики и конструктивные параметры, но отличающиеся типом выхода: у первой из микросхем выход с открытым коллектором, у второй на три состояния.




Рис.14. Микросхема
ПЛМ К556РТ2

Микросхемы ПЛМ также обозначаются буквами РТ и их условное изображение похоже на ИМС ППЗУ. Вместе с тем их устройство существенно отличается от ППЗУ.

Рассмотрим устройство ПЛМ на примере ИМС 556РТ2 (рисунок 14). ИМС 556РТ2 выполнена на основе технологии ТТЛШ. Уровни напряжений соответствуют уровням ТТЛШ. Упит = +5В.

Основу ПЛМ составляют матрицы И и ИЛИ. Матрица И выполняет операции конъюнкции над 16 входными переменными и их инверсными значениями, которые поступают на строчные шины матрицы. Требуемые логические произведения формируют на шинах столбцов путем выжигания ненужных перемычек между строками и столбцами (рисунок 15 - перемычки указаны «зигзагами»).

Число столбцов 48, следовательно, на выходе матрицы И можно получить до 48 логических произведений, в каждое из которых может входить до 16 переменных и их инверсий.

Матрица ИЛИ выполняет операцию дизъюнкции над логическими произведениями, сформированными матрицей И. Число выходов этой матрицы 8, поэтому она способна сформировать до восьми логических сумм, в каждую из которых может входить до 48 логических произведений.




Рис.15.Электрическая схема ПЛИМ

Таким образом, возможности ПЛИМ характеризуются числом точек коммутации, равным в данном примере 1920.

Чтобы реализовать любую функцию, необходимо иметь $2^{16}=65536$ элементов И (число строк в таблице истинности). В 556РТ2 есть только 48, т.е. в таблице истинности может быть не более 48 единиц (или нулей –

учётом возможности инверсии на выходе). Т.е. ПЛМ не позволяет реализовать любую функцию.

Очевидно, что при одинаковом числе входных переменных (т.е. разрядов адреса), ПЛМ намного проще, чем ПЗУ.

Приведённая схема является сильно упрощённой, на ней не показаны некоторые узлы, обеспечивающие возможность программирования. Программировать ПЛМ намного сложнее, т.к. необходимо обеспечить несколько уровней программирования – для элементов И, ИЛИ и ИСКЛ. ИЛИ.

Программирование матрицы ИЛИ выполняется так же, как и матрицы И, путем выжигания «ненужных» перемычек. На выходах матрицы ИЛИ размещены программируемые усилители, которые в зависимости от состояния перемычки могут передавать значение выходной функции в прямой или в инверсной форме представления. Для программирования служат встроенные в микросхему узлы программирующей части, которые возбуждает разрешающий сигнал PR. Программирование осуществляют способом, аналогичным программированию ППЗУ, в три этапа: вначале программируют матрицу И, затем матрицу ИЛИ, затем выходные инверторы.

Итак, при одинаковом числе входных переменных, достоинством ПЛМ по сравнению с ППЗУ является более простая схема, а значит и меньшая цена. Недостатки – невозможность реализовать любую функцию и сложности при программировании.

Репрограммируемые ПЗУ

Репрограммируемые ПЗУ (РПЗУ) допускают многократное программирование пользователем. Число циклов программирования лежит в пределах 20 – 10000 и более. По англ. – EPROM (Erasable PROM., т.е. «стираемые ПЗУ»).

РПЗУ существует несколько типов:

- СППЗУ (EPROM) – стираемые программируемые ПЗУ;
- ЭСППЗУ (EPROM) – электрически стираемые программируемые ПЗУ;
- FLASH – память.

Электрически стираемые ПЗУ (ЭСППЗУ)

В ЭСППЗУ возможно стирание и программирование ПЗУ электрическими сигналами. В них используются элементы памяти на МОП-транзисторах, обладающие тем свойством, что пороговое напряжение отпирания транзистора может изменяться.

Элемент памяти со структурой nMHOП (показан на рисунке 16).





Рис.16 Элемент памяти nMHOП

Обозначения: С - сток, И – исток, З – затвор, М – металл, О – оксид кремния, П – полупроводник, Н - нитрид кремния.



Элемент памяти со структурой ЛИЗМОП. (МОП-транзистор с лавинной инжекцией заряда, рисунке 17) ПЗ – плавающий затвор

Рис.17. Элемент памяти ЛИЗМОП

Оба эти ЭП представляют собой разновидности МОП-транзисторов и работают сходным образом. В области Н (или на плавающем затворе – ПЗ) могут скапливаться электроны. Например, при подаче на затвор импульса достаточно большого положительного напряжения, электроны из области

подложки под действием электрического поля скапливаются в области затвора.




Рис.18. Характеристика транзисторов nMHOП и ЛИЗМОП

При этом происходит обеднение канала электронами, что приводит к увеличению порога отпирания транзистора, и его проходная характеристика смещается вправо.

При подаче отрицательного импульса происходит вытеснение электронов в область подложки, и характеристика смещается влево.

Для изменения порогового напряжения необходимо использовать импульсы большого напряжения (20-24 В). При обычном считывании характеристика транзистора не меняется. При чтении на затвор подаётся какое-то среднее напряжение считывания - $U_{\text{чит.}}$. В зависимости от места скопления электронов считывается значение «0» или «1» (рис 18)

Электрическая схема элемента памяти показана на рисунке 19.

ЭП – транзистор VT1 (nMHOП), а VT2 – транзисторный ключ, отпираемый при выборе соответствующего столбца матрицы элементов памяти.

Из сказанного выше следует, что для стирания и программирования информации необходимо применять напряжение 20-30 В различных полярностей. Однако используются физические принципы позволяющие применять напряжение программирования +20-24 В.




Рис. 19. Электрическая схема
элемента памяти пМНОП

Микросхемы рМНОП требуют 2-х источников питания: +5 и -20В, поэтому получили гораздо меньшее распространение.

Микросхемы ЭСППЗУ обозначается буквами РР. Рассмотрим одну из них на примере 558РРЗ. (рисунок 20).




Рис. 20 ЭСППЗУ 558 РРЗ

Ёмкость микросхемы:

Микросхема 558РРЗ – 3У синхронного типа: запись во внутренний регистр адреса происходит по заданному фронту сигнала CS

OE =0 - разрешение чтения данных,

OE =1 - на выходе 3-е состояние.

При необходимости записи новых данных, сначала производят стирание всей информации, затем - запись.

Стирание происходит сразу для всей информации.

При этом во всех элементах памяти устанавливается «0».

Для стирания необходимо подать «0» на вход ER (Erase - стирание).

Запись производится в каждый элемент памяти., при этом в него записывается «1». Для записи необходимо подать на вход программирования (PR).логический «0». Запись установленного адреса ячейки памяти производится задним фронтом сигнала CS, а запись данных – задним фронтом сигнала OE.

Стираемые ППЗУ




Рис. 21. СППЗУ 573 РРЗ

Стираемые ППЗУ (СППЗУ) во многом аналогичны ЭСППЗУ. В них используются элементы памяти ЛИЗМОП. Запись аналогична микросхемам ЭСППЗУ.

Основные отличия заключаются в том, что стирание производится ультрафиолетовым излучением (УФ). Для этой цели в микросхеме имеется прозрачное окно. Для стирания информации

необходимо поместить микросхему на расстояние нескольких сантиметров от УФ лампы. Для стирания информации необходимо примерно 30 минут. Затем окошко обычно заклеивают во избежание попадания света. После стирания в ППЗУ записаны все «1». Некоторые (редкие) СППЗУ стираются рентгеновским излучением.

В качестве примера рассмотрим микросхему 573РФ8 (микросхемы ППЗУ с УФ стиранием обозначаются буквами РФ).

Данная микросхема является асинхронным ЗУ (условное изображение показано на рисунке 21).

CS = «0» – разрешение записи.

OE = «0» – разрешение чтения.

В обычном режиме считывания – OE = CS = «0».

Достоинством ППЗУ с УФ стиранием является, прежде всего, более простая технология. Такие микросхемы ПЗУ являются самыми дешёвыми. В определённом смысле, достоинством является и то, что для стирания не требуется специальных схем и сигналов управления.

В остальном СППЗУ хуже ЭСППЗУ по следующим причинам:

1. Из-за попадания солнечного света или люминесцентного излучения возможно изменение информации. По этой причине СППЗУ с УФ

стиранием являются наименее надёжными. Часто их используют при проектировании в процессе отладки (как наиболее дешёвые), а в изделиях устанавливают ППЗУ или МПЗУ, имеющие аналогическую разводку контактов.

2. СППЗУ имеют значительно меньшее число циклов программирования (20 - 100) в отличие от ЭСПЗУ (свыше 10000).

3. СППЗУ не допускают избирательного стирания информации в отличие от некоторых ЭСППЗУ.

4. СППЗУ имеет значительно большее время стирания.

5. СППЗУ не допускают перепрограммирование без изъятия из контактного устройства.

FLASH-память

FLASH-память – наиболее современный тип полупроводниковых ЗУ, появился в 1989 г. Ежемесячный прирост её производства составляет 200%. Возможно, она вскоре вытеснит остальные виды ЗУ на микросхемах.

FLASH-память является разновидностью ЭСППЗУ, но использует особую технологию, позволяющую стирать информацию блоками, а не всю целиком, что делает процесс записи значительно более эффективным. FLASH-память использует ЭП с плавающим затвором. При стирании в микросхему (блок) заносится все «1».

Последние поколения FLASH-памяти позволяют производить запись, используя $U_{\text{прог}} = +5\text{В}$. При появлении микросхем FLASH-памяти, позволяющих стирать и записывать информацию в отдельных ячейках памяти, они практически будут работать как ОЗУ, но с возможностью хранения информации при отключении питания.

Многие микросхемы FLASH-памяти (а также некоторые DRAM) имеют встроенные автоматы (программируемые контроллеры), позволяющие упростить интерфейс работы с ними и использовать минимум управляющих сигналов.

1.3 АРИФМЕТИКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО (АЛУ)

В общем случае многофункциональное АЛУ включает операционную часть (ОУ) и устройство управления (УУ), которое осуществляет вторичную дешифрацию кода команды и определяет выполняемую в АЛУ операцию (рис. 22)

Структура АЛУ:



Рис. 22 Структура АЛУ

Набор выполняемых в АЛУ операций должен обладать функциональной полнотой. Чтобы обеспечить функциональную полноту достаточно четырех операций:

- обращение к памяти для записи / чтения данных;
- инкремент / декремент;
- сравнение (реализует возможность условного перехода);
- останов работы устройства.

В первых процессорах количество операций ограничивалось шестнадцатью, теперь достигает нескольких сотен. Количество выполняемых операций является важной характеристикой АЛУ.




Рис. 23 Обобщённая блок-схема арифметико-логического устройства (АЛУ). Стрелками указаны входные и выходные слова. Флаги — признаки (например, результата сравнения операндов) выполнения предыдущей операции (вход) и результата выполнения текущей операции (выход). В одноместных операциях таких, например, как инверсия битов слова или битовый сдвиг второй операнд (В) не участвует в операции. Слово команды указывает необходимую операцию.

КЛАССИФИКАЦИЯ АЛУ

АЛУ можно классифицировать по ряду признаков, приведенных ниже.

Классификация по способу представления данных:

- с фиксированной запятой;
- с плавающей запятой.

Классификация по способу действия над операндами:

- последовательные АЛУ, где каждая операция выполняется последовательно над каждым разрядом;
- параллельные АЛУ, операция выполняется над всеми разрядами данных одновременно;
- последовательно - параллельные АЛУ, где слово данных делится на слоги, обработка данных ведется параллельно над разрядами слога и последовательно над слогами.

Классификация по использованию систем счисления:

- двоичная;

- двоично-десятичная;
- восьмеричная;
- шестнадцатеричная;
- и т.д.

Классификация по характеру использования элементов и узлов:

- блочные - для выполнения отдельных арифметических операций в структуру АЛУ вводят специальные блоки, что позволяет процесс обработки информации вести параллельно;
- конвейерные - в конвейерных АЛУ операция разбивается на последовательность микроопераций, выполняемых за одинаковые промежутки времени (такты) на разных ступенях конвейера, что позволяет выполнять операцию над потоком операндов каждый такт;
- многофункциональные - это универсальные АЛУ, выполняющие множество операций в одном устройстве. В таких АЛУ требуется настройка на выполнение данной операции при помощи кода операции.

Классификация по временным характеристикам.

По временным характеристикам АЛУ делятся на:

- синхронные - в синхронных АЛУ каждая операция выполняется за один такт.
- асинхронные - не тактируемые АЛУ, обеспечивающие высокое быстродействие, так как выполняются на комбинационных схемах.

Классификация по структуре устройства управления:

- АЛУ с жесткой логикой устройства управления;
- АЛУ с микропрограммным управлением.

Основные функции и характеристики АЛУ

Современные АЛУ выполняют:

- функции двоичной арифметики для данных в формате с фиксированной точкой;
- функции двоичной арифметики для данных в формате с плавающей точкой;

- функции арифметики двоично-десятичного представления данных;
- логические операций (в том числе сдвиги арифметические и логические);
- операции пересылки данных;
- работу с символьными данными;
- работу с графическими данными.

Основные характеристики АЛУ:

Основные характеристики АЛУ можно разделить на количественные и качественные.

Количественные характеристики:

Количественные характеристики определяют скорость выполнения операций, время выполнения одной операции, точность представления данных, количество выполняемых операций.

Среднюю скорость выполнения операций $V_{ср}$ в АЛУ можно определить как отношение $N(T)$ - количества операций, выполненных за отрезок времени T к данному отрезку времени:

$$ср = N(T)/T$$

Среднее время, которое АЛУ тратит на выполнение операции равно:

$$ср = 1/V_{ср}$$

Точность представления данных в АЛУ зависит от разрядной сетки АЛУ и выбранного формата данных.

Качественные характеристики АЛУ

К качественным характеристикам АЛУ относятся:

- структурные особенности АЛУ;
- форматы представления данных (с фиксированной или плавающей точкой);
- способы кодирования данных.

1.4 ШИНЫ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ

Обмен информацией в микропроцессорных системах происходит в циклах обмена информацией. Под циклом обмена информацией понимается временной интервал, в течение которого происходит выполнение одной элементарной операции обмена по шине. Например, пересылка кода данных из процессора в память или же пересылка кода данных из устройства ввода/вывода в процессор. В пределах одного цикла также может передаваться и несколько кодов данных, даже целый массив данных, но это встречается реже.

Циклы обмена информацией делятся на два основных типа:

- **Цикл записи (вывода)**, в котором процессор записывает (выводит) информацию ;
- **Цикл чтения (ввода)**, в котором процессор читает (вводит) информацию.

В некоторых микропроцессорных системах существует также цикл "чтение-модификация-запись" или же "ввод-пауза-вывод". В этих циклах процессор сначала читает информацию из памяти или устройства ввода/вывода, затем как-то преобразует ее и снова записывает по тому же адресу. Например, процессор может прочитать код из ячейки памяти, увеличить его на единицу и снова записать в эту же ячейку памяти. Наличие или отсутствие данного типа цикла связано с особенностями используемого процессора.

Особое место занимают циклы прямого доступа к памяти и циклы запроса и предоставления прерывания.

Во время каждого цикла устройства, участвующие в обмене информацией, передают друг другу информационные и управляющие сигналы в строго установленном порядке или, как еще говорят, в соответствии с принятым **протоколом обмена информацией**.

Длительность цикла обмена может быть постоянной или переменной, но она всегда включает в себя несколько периодов сигнала тактовой частоты

системы. То есть даже в идеальном случае частота чтения информации процессором и частота записи информации оказываются в несколько раз меньше тактовой частоты системы.

Чтение кодов команд из памяти системы также производится с помощью циклов чтения. Поэтому в случае одношинной архитектуры на системной магистрали чередуются циклы чтения команд и циклы пересылки (чтения и записи) данных, но протоколы обмена остаются неизменными независимо от того, что передается — данные или команды. В случае двухшинной архитектуры циклы чтения команд и записи или чтения данных разделяются по разным шинам и могут выполняться одновременно.

В системную магистраль (системную шину) микропроцессорной системы входит три основные информационные шины: адреса, данных и управления.

Шина данных — это основная шина, ради которой и создается вся система. Количество ее разрядов (линий связи) определяет скорость и эффективность информационного обмена, а также максимально возможное количество команд.

Шина данных всегда двунаправленная, так как предполагает передачу информации в обоих направлениях. Наиболее часто встречающийся тип выходного каскада для линий этой шины — выход с тремя состояниями.

Обычно шина данных имеет 8, 16, 32 или 64 разряда. За один цикл обмена по 64-разрядной шине может передаваться 8 байт информации, а по 8-разрядной — только один байт. Разрядность шины данных определяет и разрядность всей магистрали. Например, когда говорят о 32-разрядной системной магистрали, подразумевается, что она имеет 32-разрядную шину данных.

Шина адреса — вторая по важности шина, которая определяет максимально возможную сложность микропроцессорной системы, то есть допустимый объем памяти и, следовательно, максимально возможный размер программы и максимально возможный объем запоминаемых данных.

Количество адресов, обеспечиваемых шиной адреса, определяется как 2^N , где N — количество разрядов. Например, 16-разрядная шина адреса обеспечивает 65 536 адресов. Разрядность шины адреса обычно кратна 4 и может достигать 32 и даже 64. Шина адреса может быть односторонней (когда магистралью всегда управляет только процессор) или двусторонней (когда процессор может временно передавать управление магистралью другому устройству, например контроллеру ПДП). Наиболее часто используются типы выходных каскадов с тремя состояниями или обычные ТТЛ (с двумя состояниями).

Как в шине данных, так и в шине адреса может использоваться положительная логика или отрицательная логика. При положительной логике высокий уровень напряжения соответствует логической единице на соответствующей линии связи, низкий — логическому нулю. При отрицательной логике — наоборот. В большинстве случаев уровни сигналов на шинах — ТТЛ.

Для снижения общего количества линий связи магистрали часто применяется мультиплексирование шин адреса и данных. То есть одни и те же линии связи используются в разные моменты времени для передачи как адреса, так и данных (в начале цикла — адрес, в конце цикла — данные). Для фиксации этих моментов (стробирования) служат специальные сигналы на шине управления. Понятно, что мультиплексированная шина адреса / данных обеспечивает меньшую скорость обмена, требует более длительного цикла обмена (рис. 24). По типу шины адреса и шины данных все магистрали также делятся на мультиплексированные и немultipлексированные.




Рис. 24. Мультиплексирование шин адреса и данных.

В некоторых мультиплексированных магистралях после одного кода адреса передается несколько кодов данных (массив данных). Это позволяет существенно повысить быстродействие магистрали. Иногда в магистралях применяется частичное мультиплексирование, то есть часть разрядов данных передается по немultipлексированным линиям, а другая часть — по мультиплексированным с адресом линиям.

Шина управления — это вспомогательная шина, управляющие сигналы на которой определяют тип текущего цикла и фиксируют моменты времени, соответствующие разным частям или стадиям цикла. Кроме того, управляющие сигналы обеспечивают согласование работы процессора (или другого хозяина магистрали, задатчика, master) с работой памяти или устройства ввода/вывода (устройства-исполнителя, slave). Управляющие сигналы также обслуживают запрос и предоставление прерываний, запрос и предоставление прямого доступа.

Сигналы шины управления могут передаваться как в положительной логике, так и в отрицательной логике. Линии шины управления могут быть как однонаправленными, так и двунаправленными. Типы выходных каскадов могут быть самыми разными: с двумя состояниями (для однонаправленных линий), с тремя состояниями (для двунаправленных линий), с открытым коллектором (для двунаправленных и мультиплексированных линий).

Самые главные управляющие сигналы — это стробы обмена, то есть сигналы, формируемые процессором и определяющие моменты времени, в которые производится пересылка данных по шине данных, обмен данными. Чаще всего в магистрали используются два различных строба обмена:

- Строб записи (вывода), который определяет момент времени, когда устройство-исполнитель может принимать данные, выставленные процессором на шину данных ;
- Строб чтения (ввода), который определяет момент времени, когда устройство-исполнитель должно выдать на шину данных код данных, который будет прочитан процессором.

При этом большое значение имеет то, как процессор заканчивает обмен в пределах цикла, в какой момент он снимает свой строб обмена. Возможны два пути решения (рис. 25):

- При **синхронном обмене** процессор заканчивает обмен данными самостоятельно, через раз и навсегда установленный временной интервал выдержки ($t_{\text{выд}}$), то есть без учета интересов устройства-исполнителя;

- При **асинхронном обмене** процессор заканчивает обмен только тогда, когда устройство-исполнитель подтверждает выполнение операции специальным сигналом (так называемый режим handshake — рукопожатие).




Рис. 25. Синхронный обмен и асинхронный обмен.

Достоинства синхронного обмена — более простой протокол обмена, меньшее количество управляющих сигналов. Недостатки — отсутствие гарантии, что исполнитель выполнил требуемую операцию, а также высокие требования к быстродействию исполнителя.

Достоинства асинхронного обмена — более надежная пересылка данных, возможность работы с самыми разными по быстродействию исполнителями. Недостаток — необходимость формирования сигнала подтверждения всеми исполнителями, то есть дополнительные аппаратурные затраты.

При асинхронном обмене требуется какое-то время на выработку, передачу дополнительного сигнала и на его обработку процессором. При синхронном обмене приходится искусственно увеличивать длительность строба обмена для соответствия требованиям большего числа исполнителей, чтобы они успевали обмениваться информацией в темпе процессора.

Поэтому иногда в магистрали предусматривают возможность как синхронного, так и асинхронного обмена, причем синхронный обмен является основным и довольно быстрым, а асинхронный применяется только для медленных исполнителей.

По используемому типу обмена магистрали микропроцессорных систем также делятся на синхронные и асинхронные.